AMBA 4

AMBA 4 AXI および ACE 仕様では、一連のプロトコル、特に AXI4、AXI4-Lite、ACE、および ACE-Lite が定義されています。

ACE

ACEプロトコルは、ACEマネージャキャッシュとキャッシュメンテナンスハードウェア制御の間でデータを共有するための3つのチャネルを追加しています。ACEはまた、複数の未処理トランザクションの順序付けを強制するバリアサポートを追加し、先行トランザクションの完了を待つCPUストールを最小化します。Distributed Virtual Memory (DVM)シグナリングは、複数のACEマネージャにまたがる仮想メモリマッピングを維持します。

ACE-Lite

ACE-Liteプロトコルは、ACEシグナルの小さなサブセットで、ACEマネージャがACE-Liteマネージャのキャッシュコヒーレンシーを維持するI/O、または一方向のコヒーレンシーを提供します。ACE-Lite Managerは、ACE Managerのキャッシュをスヌープすることができますが、他のManagerはACE-Lite Managerのキャッシュをスヌープすることはできません。ACE-Lite は、バリアもサポートしています。

AXI4

AXI4 プロトコルは、AXI3 の更新版で、複数のマネージャで使用する場合のインターコネクトの性能と使用方法を向上させるものです。以下のような機能強化が含まれています。

• 最大256ビートまでのバースト長のサポート
• Quality of Service シグナリング
• 複数領域のインターフェイスのサポート

AXI4-Lite

AXI4-Liteプロトコルは、AXI4プロトコルのサブセットで、コンポーネント内のよりシンプルで小さな制御レジスタスタイルのインターフェイスとの通信を目的としています。AXI4-Liteインターフェイスの主な特徴は以下の通りです。

• すべてのトランザクションが1バースト長
• すべてのデータアクセスは、データバスの幅と同じサイズ
• 排他的アクセスはサポートしていない

AMBA 4 AXI-Stream仕様では、送信機から受信機への一方向のデータ転送を目的としたAXI4-Streamプロトコルが定義されており、信号の配線が大幅に削減されています。このプロトコルの主な特徴は以下の通りです。

• 同じ共有配線セットを使用したシングルおよびマルチデータストリームをサポート。
• 同一インターコネクト内で複数のデータ幅をサポート。
• FPGAへの実装に最適。

AMBA 4 ATB仕様では、ATBインターフェースを拡張し、トレース同期信号と同期要求信号などの機能を導入しています。ATBは、トレースシステム内のコンポーネント間でトレース情報を転送するための、データに依存しないインタフェースである。トレースコンポーネントとバスは、ペリフェラルやインターコネクトと並列に配置され、デバッグのための可視性を提供します。

AMBA 4のAPB仕様では、APBインタフェースにトランザクション保護とスパースデータ転送を導入しています。APBは、コンフィギュレーションレジスタへのアクセスに必要な低帯域幅トランザクションや、ペリフェラルにおける低帯域幅のデータトラフィックをサポートします。APBは非常にコンパクトで低消費電力であり、コンフィギュレーションや低帯域幅のトラフィックを高性能インターコネクトから分離することが可能です。AMBA 4 APBはAMBA 3 APBと完全な下位互換性があり、既存のAPBペリフェラルを使用することができます。

QチャンネルとPチャンネルのLPIプロトコルは、SoCコンポーネントのクロックと電源の機能を管理するために設計されています。LPIプロトコルの主な機能は以下のとおりです。

• Qチャンネルは、自律的な階層型クロックゲーティングとシンプルなコンポーネントの電源制御を管理します。
• Pチャンネルは、より複雑な電源制御機能を管理し、電力効率を向上させます。